FPGA讀書筆記2
內嵌處理器核
在電子系統設計中,你想要實現的功能可以採用硬體或者軟體實現。選擇的主要標準是你想要多快地實現它。例如:
- ps或者ns級,必須用硬體實現
- us級,硬體軟體都可以,需要我們斟酌到底用哪個好
- ms級,用硬體實現比較麻煩,需要大量計數器產生時延,最好用軟體實現
FPGA很多時候需要同時提供高速和低速應用,因此FPGA內部整合了處理器核,這樣就可以節省走線,降低成本,提高效能。硬處理器核
硬處理器核是在製造時預定義的微處理器模組。使用者一般不更改。整合方法有兩種,第一種是將它置於FPGA柱結構一側的窄帶(the strip),如下圖所示。 另外一種方式就是把內嵌的微處理器直接放入FPGA主結構。在這種情況下,設計工具會考慮這些快的存在,這些核使用的儲存器由內嵌RAM實現,其他功能使用slice實現。這種方式的內部通訊速度會更快。
軟微處理器核
我們也可以把未定義的可程式設計邏輯塊配製成微處理器。這通常被稱為軟核,本質是一系列程式碼。軟核更簡單,也更原始,它的好處是可以利用未使用的可程式設計邏輯塊。
時鐘樹和時間管理器
FPGA內部的所有同步器件都需要時鐘訊號來驅動。這樣的時鐘源一般是來自外部的,時鐘訊號通過專用的時鐘輸入管腳進入FPGA,並傳送給整個器件。主時鐘訊號就像一個樹一樣,葉子就是暫存器。目的是為了保證所有觸發器接收到的訊號儘可能一致。不同觸發器接收訊號的誤差被稱為抖動。實際中,可以存在多個時鐘管腳和多個時鐘域。
如果不把時鐘管腳直接連入內部的時鐘樹,可以把管腳用於驅動一個叫作時鐘管理的專用硬體模組,用於產生一定數量的子時鐘。時鐘管理器可以提供“乾淨”的時鐘,也可以對輸入時鐘訊號進行倍頻或者分頻,以及相位調整。
通用IO
目前存在很多電平標準,例如TTL、LVDS等,這就要求FPGA的IO具有通用性。因此,FPGA的介面被分為多個bank。每個IO bank 可以被獨立配置為支援一種特殊的I/O標準,不同的IO標準使用的電壓可能和FPGA的核心電壓不同,因此每個IO bank 都具有額外的電源輸入管腳。此外,FPGA的終端阻抗也可以根據需求來調整。
相關文章
- FPGA讀書筆記5FPGA筆記
- FPGA讀書筆記3FPGA筆記
- FPGA讀書筆記4FPGA筆記
- FPGA讀書筆記1FPGA筆記
- 讀書筆記2筆記
- Effective Java 讀書筆記(2)Java筆記
- 讀書筆記【2】 初探Storyboard筆記
- 讀書筆記(2)《微精通》筆記
- 《HTTP/2 基礎教程》 讀書筆記HTTP筆記
- 《禪者的初心》讀書筆記(2)筆記
- 讀書筆記...筆記
- 讀書筆記筆記
- 《讀書與做人》讀書筆記筆記
- 我的《機器學習實戰》讀書筆記(2)機器學習筆記
- 【《TOP》讀書筆記】<2> Key Concepts筆記
- 轉載大師的讀書筆記 2筆記
- <轉>oracle效能調整讀書筆記(2)Oracle筆記
- 程式碼整潔之道--讀書筆記(2)筆記
- 《程式碼大全2》讀書筆記2(5-6)筆記
- 讀書筆記2-記憶體優化篇筆記記憶體優化
- Cucumber讀書筆記筆記
- 散文讀書筆記筆記
- HTTP 讀書筆記HTTP筆記
- CoreJava讀書筆記-------Java筆記
- flask讀書筆記Flask筆記
- Vue讀書筆記Vue筆記
- MONGODB 讀書筆記MongoDB筆記
- Qt讀書筆記QT筆記
- Node讀書筆記筆記
- SAP讀書筆記筆記
- YII讀書筆記筆記
- iptables 讀書筆記筆記
- Makefile 讀書筆記筆記
- mysql讀書筆記MySql筆記
- 鎖讀書筆記筆記
- dataguard讀書筆記筆記
- 讀書筆記3筆記
- postgres 讀書筆記筆記